FPGAマガジンNo.13の誤記/誤植一覧

2016年4月27日水曜日

特集 プロローグ

  • p.5
    • Arduinoシールド試す → Arduinoシールドで試す (※章タイトルはこうなっているため)

特集 第1章 MAX 10+BLEモジュールでスマホ制御ラジコンを作る!

  • p.7
    • 表1 MAX 10 10MH08SAU → MAX 10 10M08SAU*1
  • p.8
    • Nexsus7 → Nexus7 (※またはNexus 7)
  • p.11
    • GAT_xxxx.bin → GATT_xxxx.bin
  • p.15
    • パーソナリティ・データ(GAT_xxxx.dat) → パーソナリティ・データ(GATT_xxxx.bin)
[*1] あまり関係ありませんが、マクニカのパーツリスト内でBCM20736SとBCM20737Sという型番が使い分けられている理由はhttp://ja.broadcom.com/collateral/hs/2073X-HS100-R.pdfを読んで納得しました。

特集 Appendix 1 20ピン&40ピンDIPサイズMAX 10ボード2品種紹介

なし!

特集 第2章 MAX 10+カメラ・モジュールで動き成分をディスプレイ表示

  • p.31
    • 図8 PIO は1 ビットでBidirect → PIO は1 ビットでBidir (※もちろん意味としては何の問題もないけれど、本文中・UI上・表5でもBidirと統一されているので)

特集 第3章 トランジスタ技術増刊号付属MAX 10基板でHDMI&オーディオ出力!

  • p.46
    • Pin Prannner → Pin Planner
  • p.51
    • Genarate → Generate

特集 Appendix 2 DE0拡張ボードを使ってMAX 10をEthernetに接続する!

  • p.58
    • 表B PIO(SWITH) → PIO(SWITCH)
  • p.59
    • Intarval Timer → Interval Timer
  • p.60
    • Pallael I/O → Parallel I/O
    • 表D Data Witdh → Data Width
    • 表D Initalization reflesh cycles → Initialization refresh cycles
    • 表D Delay after powerup,before initalization → Delay after powerup,before initialization
    • 表D ACTUVE to READ or WRITE delay(t_rcd) → ACTIVE to READ or WRITE delay(t_rcd)
  • p.61
    • 10/100Mb Small Mac → 10/100Mb Small MAC
    • 45(100/45=2.5MHz) → 40(100/40=2.5MHz) (※2.5MHzにしたいなら40へ改め、45のままでいくなら2.222MHzへと改める必要あるのでは。図J内では20になっているので判断つかず)

特集 第4章 純正MAX 10評価キット+Arduinoシールドで試す初めてのMAX 10

なし!

特集 第5章 MAX 10の特徴と使用する開発ツール

  • p.82
    • Enprion → Enpirion
  • p.83
    • Quaruts → Quartus
  • p.84
    • Quarus → Quartus

Vivado HLxの各エディションとHLS(High Level Synthesis)の特徴

  • p.90
    • Airtx-7 → Artix-7
    • Vivado シュミレータ → Vivado シミュレータ
  • p.91
    • IP Integator → IP Integrator

Cyclone V SoCとZynqのAXIバスの共通点と相違点,その性能を比較する

  • p.100
    • シテム → システム
    • キャラクタは2体 → キャラクタ2体
  • p.101
    • r_backets → r_buckets (※Verilog HDLのコードでは正しくこう書かれているため)
  • p.102
    • r_backets → r_buckets (2箇所) (※Verilog HDLのコードでは正しくこう書かれているため)
    • リスト3 サイクス数カウンタ → サイクル数カウンタ

Cyclone V SoC&Zynq共通システムで割り込み制御を試す!

  • p.108
    • 表3 Ethernet1 Waku-Up → Ethernet1 Wake-Up
  • p.110
    • リスト2 fd = open(/dev/uio0); → fd = open("/dev/uio0");
  • p.112
    • gpio-alitera → gpio-altera
    • 自体に陥ります → 事態に陥ります
    • taskler → Tasklet

入門評価ボードZYBOでHDMI(DVI)画像入出力を学ぶ

  • p.115
    • VESA(Video Electoronics Standard Association) → VESA(Video Electronics Standards Association)
  • p.118
    • VAG端子 → VGA端子
  • p.121
    • bitsip → bitslip
  • p.122
    • hmdi_in_sp → hdmi_in_sp
  • p.123
    • 表3 Degilent社 → Digilent社

USBコミュニケーション・デバイス・クラス対応のUSBターゲット機器の製作

  • p.131
    • usbCdcTarge → usbCdcTarget

FPGA で高速シリアル通信 ~ SERDES を使ってみる~

  • p.136
    • SERDES:Serializer/Desilializer → SERDES:Serializer/Deserializer
  • p.137
    • 表3 Aitix-7 → Artix-7
  • p.138
    • パターンでで定め → パターンで定め
  • p.139
    • 図6 (b)Line Rate,Refclk Selection タブの設定 → (b)Line Rate,RefClk Selection タブの設定
    • 図6 (c)Encodeng and Clocking タブの設定 → (c)Encoding and Clocking タブの設定
  • p.141
    • 見出し Line Rate,Refclk Selection タブの設定 → Line Rate,RefClk Selection タブの設定
    • Line Rate,refclk Selectionタブ → Line Rate,RefClk Selectionタブ
    • 見出し Encodeng and Clocking タブの設定 → Encoding and Clocking タブの設定
    • Encodeng and Clocking タブ → Encoding and Clocking タブ

気持ち

いつもながら尖った記事が満載で読み応えがありました。
読みながら見つけたtypo/誤植系は合計49件でした。記事を読みながら手を動かす際に気付かないと詰む系のものはほとんどありませんでした。割り込み制御章のサンプルコードぐらいだと思います。トラ技増刊MAX 10との並行作業という離れ業を考えると、「やり遂げたよ、最後まで。」という感じが圧倒的に強いですね。
Quartusのタイプミスは過去号からの伝統感があり、そういう意味では覚えやすくてタイプもしやすいVivado最高だな!という気持ちが芽生えました(冗談です)。
内容としては、見事に積みデバイスと化しているBeMicro MAX 10を活かそうな、という気持ちが大きくなると共に次号でのVivado HLS記事が楽しみになった号でした。あと、Cyclone V SoCとZynqでの性能検証の章がとてもかっこよくて参考になりました(「メモリのクロック差じゃないっすかねー?」で終わらせない分析力、身に付けたい)。
p.105のコラムに書かれていた次号予告のPmod接続HDMI(DVI)ネタ、今号のZYBO+HDMI(DVI)ネタとぴったりかぶってしまっているのでは...?という気持ちと共に締めます。

MS主催の機械学習コンテスト開催中らしい (ML blogメモ)

2016年4月25日月曜日

Cortana Intelligence and Machine Learning Blog(build 2016での機械学習系サービス発表を受けて名前が変わりました)で興味深いエントリを見かけたので簡単にメモしておきます。
元記事: Game On! Introducing Cortana Intelligence Competitions (by Charis Loveland氏)
Cortana Intelligence Competitionsというイベントをやるよ、という告知記事です。ざっくりと、Kaggleのようなイメージでしょうか。

コンペティションの概要メモ

  • 機械学習コンテストをやっている
  • 初回のミッションは脳信号のデコード
    • 脳がどのようにして電気信号を翻訳しているのかを解き明かすという、実世界の問題に関連するコンテスト
    • 具体的には、脳表面の電気信号情報を入力として被験者へ提示された画像が「家」であるか「顔」であるかを正確に推測するのがミッション
    • 実験条件とデータの性質
      • 家もしくは顔の画像は400ms表示の後に400msブランク画像を表示、というサイクルで被験者へ提示
      • ECoG(皮質脳波記録)信号のサンプリングレートは1,000Hz
    • 都合、4名の被験者での各300件の画像提示結果中の各200件ずつを利用して学習をおこなう
  • 実世界の脳科学に貢献するチャンス
  • 従来は非公開だったデータセットを利用できるので見逃せないよ(と書いてある)
  • 良い成績を出したら賞品と名誉を得られるよ(と書いてある)
    • ガチ勢に勝てるか挑戦カモン(意訳)
  • 大丈夫、ボクも2ヶ月前にMSへ入社するまでは機械学習のバックグラウンドなかったし、学習リソースが充実してるからキャッチアップしやすいよ!(執筆者談)
  • コンテスト参加にはMicrosoftアカウントかOffice 365アカウントが必要でAzure MLを利用するよ
    • でもクレジットカード登録なしで使えるAzure ML枠でokだから安心してね
前述のようにコンテストはAzure MLを利用して進められます。データ一式とコンテスト参戦に必要な仕込みのおこなわれたスターターパックを自分のAzure MLワークスペースへコピー、あとは好きにやって!という感じのようです。

最初のコンテストの概要

  • お題: 脳内信号のデコード(Brain Signal Decoding)
  • 開催期間: 2016/03/30 - 2016/06/30
  • 賞金: 総額$5,000(内訳は$3,000、$1,500、$500とのこと)

日本語FAQがあった

書いてから気付いたのですが、https://azure.microsoft.com/ja-jp/documentation/articles/machine-learning-competition-faq/で日本語のFAQ(今回の設問に関するものではなく、Cortana Intelligenceコンペティション全体に関するもの)が公開されています。Azure MLのワークスペースなどに関する周辺情報はこのページを読んでおくのが楽そうです。